職位描述
1. 模塊級架構定義與設計；
2. 撰寫設計規範和報(bào)告； 
3. 模塊級RTL實現(xiàn)；離公 
4. SoC集成； 
5. 系統和模塊級的仿真與驗證；
6. 模塊級綜合及時(shí)序分(fēn)愛車析； 
7. 相關(guān)模塊的F議工PGA驗證及芯片測試；
8. 基于算(suàn)法模型的規格及架構定義。知到
 任職要求
1. 電子(zǐ)工程學士或碩士，有2-5年的數字化兵農(huà)設計經驗；
2. 紮實的數字模塊化(huà)設計知識（Data-path,Fi年道lters,FIFO.....）；
3. 熟練掌握Verilog RTL編碼，驗證和調試；
4. SOC/FPGA 設計/驗證經驗； 
5. 有DFT工作(zuò)經驗者優先；
6. 熟悉System-Verilog 金習語言者優先；
7. 良好(hǎo)(hǎo)的溝通能(néng)低愛力，團隊合作(zuò)精神，自我激勵。